1765EJC Xilinx Ci de Memória Programavel PROM OTP PLCC20

XC1700D series

1765EJC Xilinx Ci de Memória Programavel PROM OTP PLCC20

clique para ampliar

*As imagens podem ser ilustrativas

em estoque, envio imediato

R$ 35,00

à vista no Pix ou Boleto

ou R$ 36,11 em 1x no cartão (via site)

ou R$ 38,12 no cartão em até 10x sem juros (apenas na loja física)

R$ 35,00

à vista no Pix ou Boleto

R$ 36,11
em 1x no cartão (via site)

R$ 38,12 no cartão
em até 10x sem juros
(apenas na loja física)

Comprar

Condição:

Novo em embalagem comercial

Garantia:

3 meses direto com a Net Computadores

NCM:

85423190

R$ 35,00

à vista no pix

Comprar

Condição:
Novo em embalagem comercial

Garantia:
3 meses direto com a Net Computadores

NCM: 85423190

Comprar via
MERCADO LIVRE

Somos MercadoLivre Platinum
Comprar Parcelado no MercadoLivre
Comprar à Vista no MercadoLivre

Cotação PJ mais de uma unidade

Indicar 1765EJC

1765EJC Xilinx Ci de Memória Programavel PROM OTP PLCC20
XC1700D series

Condição de 1765EJC: Novo em embalagem comercial

Garantia de 1765EJC: 3 meses direto com a Net Computadores

Outros PNs para este item: 829803

A família XC1700D QPRO de PROMs prograveis fornece um método fácil de usar e econômico para armazenar.
Fluxos de bits de configuração de FPGA.

Quando o FPGA está no modo Master Serial, ele gera um clock de configuração que aciona o PROM. Um acesso curto de tempo após a transição liga o clock, os dados aparecem no PROM.
Pino de saída DATA que está conectado ao pino DIN do FPGA. O FPGA gera o número apropriado de pulsos de clock para concluir a configuração. Uma vez configurado, ele desativa o PROM.
Quando o FPGA está no modo Slave Serial, o PROM e o FPGA devem ser sincronizados por um sinal de entrada.

Vários dispositivos podem ser concatenados usando o CEO saída para acionar a entrada CE do seguinte dispositivo. As entradas de clock e as saídas DATA de todos os PROMs nesta cadeia estão interligados. Todos os dispositivos são compatíveis e
pode ser transmitidos a outros membros da família.

For device programming, either the Xilinx Alliance or the Foundation series development systems compiles the FPGA design file into a standard HEX format which is then transferred to most commercial PROM programmers.

Features
Certified to MIL-PRF-38535 Appendix A QML (Qualified Manufacturer Listing.)
Also available under the following Standard Microcircuit Drawings (SMD): 5962-94717 and 5962-95617.
Configuration one-time programmable (OTP) read-only memory designed to store configuration bitstreams of Xilinx FPGA devices
On-chip address counter, incremented by each rising edge on the clock input
Simple interface to the FPGA requires only one user I/O pin
Cascadable for storing longer or multiple bitstreams
Programmable reset polarity (active High or active Low) for compatibility with different FPGA solutions
Low-power CMOS EPROM process
Available in 5V version only
Programming support by leading programmer manufacturers.
Design support using the Xilinx Alliance and Foundation series software packages.

Maiores detalhes de 1765EJC no site do fabricante:
https://bg-electronics.de/datenblaetter/Schaltkreise/XC1765D.pdf

Tags de 1765EJC: XC1700D, 1765EJC, 1765J, 1765JC, 1765EJ, ci 1765, 1765DJ, XC1765DJC, QPRO Family of XC1700D QML Configuration PROMs, CHP-1765DJ-XXX, memoria PROM, memoria PRON, memoria programavel, ci MCU, ci de memoria EPRON, ci de memoria EPROM, Xilinx